西门子数字化工业软件日前宣布，其与三星晶圆代工厂（Samsung Foundry ）进一步开展合作，开发多项新功能，可用于先进节点的多芯片封装设计制造，同时西门子的多个IC 设计和验证技术也通过了三星的多项新产品认证。
三星电子副总裁兼晶圆代工厂 PDK 开发团队主管 Sungjae Lee 表示：“我们与西门子 EDA 强化合作，携手为客户提供先进的设计支持解决方案，满足其不断变化的需求。通过调整我们的解决方案路线图，优化整个设计流程，我们能够在 5G、汽车和人工智能等关键市场上持续推动先进封装创新。”
西门子携手三星：提升 3D-IC 可制造性
西门子和三星晶圆代工厂近期合作更新了工艺设计套件 (PDK)，并将其无缝集成到西门子的 Xpedition™ Substrate Integrator (XSI) 软件和 Xpedition™ Package Designer (XPD) 软件中。此次合作将帮助三星为双方共同客户提供可靠的 PDK 更新，对设计流程仅产生微小干扰。借助西门子的 XSI 软件，工程师能够为整个多芯片器件构建全面的数字孪生模型，实现无缝的设计集成，进而推动下游的设计、分析、验证和 Signoff。
三星还为其晶圆代工厂的 MDI（多芯片集成）封装工艺成功评估了西门子的数字化集成高密度先进封装 (HDAP) 流程。作为西门子Calibre® nmPlatform 工具的一部分，西门子的 Calibre® xACT™ 3D 软件和 Calibre xL 寄生参数提取工具可在复杂的 2.5D 和 3D 封装设计中，快速精确地提取寄存器时钟信号上的寄生参数，这两款软件目前已经通过三星的先进工艺节点认证。Calibre 中的寄生参数提取工具支持对在 3.5D 硅中介层上实现的全部高带宽存储器 (HBM) 通道进行信号完整性感知分析。三星还同时认证了用于带有硅通孔 (TSV) 的芯片的规则集（4nm 技术），并验证了 Calibre 寄生参数提取工具在 TSV 提取和 TSV 耦合提取任务中的能力和精度。
多个西门子 EDA产品和参考流程获得三星工艺认证
西门子 EDA 和三星的合作近期还取得了其他丰硕成果，包括：
- 用于集成电路 (IC) 验证 Signoff 的西门子 Calibre nmPlatform 软件（包括新推出的 Calibre® DesignEnhancer 软件），现已获得三星先进工艺技术的全面认证。获得认证的还有西门子的 Calibre xACT 寄生参数提取工具，可用于其晶圆代工厂的多桥通道场效应晶体管 (MBCFET)，它是环绕栅极 (GAA) 晶体管技术的优化版本。西门子使用了创新方法，可对 3nm 以上的先进晶体管技术进行高效的技术描述和精确的寄生参数提取。
- 三星和西门子还利用人工智能定制 IC 验证技术，例如 Solido™ Design Environment 和 Solido 特征提取套件软件，来增强偏差感知验证和特征提取，并使用 Solido™ Crosscheck™ 软件全面保证 IP 质量。
- 西门子的 Analog FastSPICE (AFS) 平台也获得了认证，可用于三星晶圆代工厂的先进工艺，实现 SPICE 精确应用。AFS 平台通过了三星晶圆代工厂的 FinFET、极紫外 (EUV) 和 GAA 制造工艺（SF4X、SF3P、SF2）的认证。AFS 目前还通过了三星晶圆代工厂的全耗尽绝缘体上硅 (FD-SOI) 18FDS 工艺技术的认证。有了这些认证，双方的共同客户能够使用西门子的 AFS 平台来验证他们的设计，实现 SPICE 精度和高性能。
- 两家公司还继续与 Si2 紧凑模型委员会 (CMC) 开展合作，围绕开放模型接口(OMI) 进行开发。OMI是用于老化建模和可靠性分析的行业标准平台，现在可由西门子的 AFS 平台提供支持，覆盖三星晶圆代工厂从 14nm 到 2nm 的工艺制程。
- 三星同时认证了西门子的 Aprisa™ 软件，可用于其晶圆代工厂的 SF3P 工艺节点的数字实现。经过此项认证后，将 Aprisa 软件用于数字实现任务的客户可以采用经过全面认证的技术，设计 SF3P 工艺节点的项目，且与西门子的 Calibre Sign-off 工具的相关性得到证实，并支持三星晶圆代工厂GAA 工艺技术平台的所有设计规则和功能。
- 除此之外，三星和西门子还创建了新的设计实现解决方案，旨在改进电源结构稳健性，缩短设计周期时间。 Calibre DesignEnhancer 是西门子EDA“左移”技术的一部分，能够加载晶圆代工厂的规则，自动执行版图优化任务，从而增强客户的设计。Calibre DesignEnhancer 目前有三种使用模型，采用 Calibre 平台来交付无 DRC 错误的结果，目前已有多家客户成功部署了这三种使用模型：
- DE Via 可极大限度地增加过孔插入，从而减少 IR 压降
- DE Pge 可插入过孔和并行互连，以优化电源布线结构，从而实现 EM/IR 目标
- DE Pvr 可以有效地插入运行物理验证所需的 DCAP 和 Filler 单元，节省数小时的时间。
- 从 IC 测试的角度来看，双方合作建立了新的设计方法参考流程，支持三星先进节点的高质量测试和精确诊断。该解决方案基于西门子 Tessent™ 软件中的 DFT 技术，采用西门子的 Tessent™ TestKompress™ 软件、CellModelGen 和 Diagnosis 引擎，可生成全面的故障模型，基于物理缺陷实现自动测试向量生成 (ATPG) 和扫描诊断。它可以测试大量不同的缺陷，包括单元内部桥接、开路、晶体管和端口缺陷，以及基于关键区域的互连桥接、开路和单元间桥接，这种先进技术可以应对单元内部和互连的零 DPPM 和诊断挑战。
西门子数字化工业软件 Silicon Systems 首席执行官 Mike Ellow 表示：“IC 设计和制造行业正在飞速发展，合作伙伴之间的协同效应将能够满足客户不断上涨的复杂要求。西门子与三星的合作充分正是体现了这种协同效应。在双方的精诚合作下，我们的共同客户能够获得 3D-IC 架构在功率、性能、占位面积方面的优势。与此同时，西门子的一系列EDA 产品针对三星的先进技术进行了认证，推出多项设计创新，帮助我们的客户实现差异化，在竞争日趋激烈的半导体市场上取得先发优势。”
