西门子数字化工业软件近日推出Innovator3D IC™软件，可为采用全球先进半导体封装 2.5D/3D 技术和基板的 ASIC 和Chiplet规划和异构集成实现快速的可预测路径。
Innovator3D IC能够提供一个集成式环境，用于构建半导体封装组件的完整数字孪生。该集成环境采用统一数据模型进行设计规划、原型验证和预测分析，有助于推动实现、多物理场分析、机械设计、测试、Signoff 一直到发布制造。
Innovator3D IC可通过统一的电源、信号、热分析和机械应力分析工具，实现快速的“假设分析”（what-if），同时还可在具体设计实施之前识别、避免和解决各种问题。这种“左移”方法能够防止成本昂贵且耗时的下游返工，避免产生不理想的设计结果。
西门子数字化工业软件电路板系统高级副总裁 AJ Incorvaia 表示：“西门子拥有半导体封装相关技术的完整产品组合，并将其作为西门子Xcelerator 的一部分交付市场。这些产品与 Innovator3D IC 紧密结合，能够帮助客户超越摩尔定律。”
Innovator3D IC采用西门子的 Aprisa™ 软件数字化 IC 布局布线技术、Xpedition™ Package Designer 软件、Calibre® 3DThermal 软件、NX™ 机械设计软件、Tessent™ 测试软件，以及用于Chiplet之间 DRC、LVS 和流片 Signoff 的 Calibre® 3DSTACK 软件，助力推动 ASIC、Chiplet和中介层的实现。
Innovator3D IC 使用层次化的组件规划方法，来应对包括数百万个管脚的先进 2.5D/3D 集成设计挑战。它将设计表示为几何图形分割的区域，利用属性来控制细化和实现方法，有助于快速实现关键更新，同时将分析技术与特定区域匹配，从而避免过长的执行时间。层次化的接口布线路径规划可进一步优化Chiplet接口和管脚分配。
Innovator3D IC 与西门子 Xcelerator 的工业软件解决方案相集成，同时也提供开放式架构，支持与第三方点解决方案的集成。Innovator3D IC 支持包括3Dblox、LEF/DEF、Oasis 和接口 IP 协议（例如 UCIe 和 BoW）在内的行业标准格式。西门子积极加入开放计算项目的Chiplet设计交换工作组 (OCP CDX)，让用户能够直接使用由新兴商用芯粒生态系统提供的标准化Chiplet模型。
Innovator3D IC 并不局限于 2.5D 和 3D 集成，它还能够为所有先进和新兴的半导体集成方法及平台进行规划和原型验证，包括中介层（有机、硅片或玻璃）、ABF 层叠、RDL（芯片先置或芯片后置），并且支持 Deca Technologies 的 Adaptive Patterning 工艺。该软件已通过了面板级封装 (PLP)、嵌入式或抬升式硅桥、系统级封装 (SiP) 和模块的认证。
Innovator3D IC 解决方案的架构围绕系统技术协同优化 (STCO) 方法而构建，该工艺由 IMEC 开发，可在原型验证和规划、设计、Sign-off/制造交接过程中使用。Innovator3D IC还可帮助用户进行完整的验证和可靠性评估，其开发运用了西门子基于电子系统设计 (NGESD) 人工智能的下一代用户体验 (UX) 技术，使用大量的多线程和多核功能，可在包括 500 多万个管脚的设计中实现出色的功能和性能。
Intel Foundry 副总裁兼生态系统技术办公室总经理 Suk Lee 表示： “对于类似 EMIB 的先进异构集成平台，具备预测分析功能的底层规划和原型验证集成环境是必不可少的，在与西门子 EDA 的合作中，Innovator3D IC 是我们先进集成平台的一个重要设计技术构成。”
Innovator3D IC 预计将于 2024 年晚些时候上市销售。如需详细了解西门子的 Innovator3D IC 软件，请访问 https://eda.sw.siemens.com/en-US/ic-packaging/innovator3d-ic
