シーメンスデジタルインダストリーズソフトウェアは本日、Tessent™ RTL Proを発表しました。本製品は、次世代集積回路（IC）設計に不可欠なテスト容易化設計（DFT）タスクの効率を高め、高速化するために開発された革新的なソフトウェア・ソリューションです。
IC設計が大規模化、複雑化し続けるなか、エンジニアは、設計のできる限り早い段階でテスタビリティの問題を特定、対処する必要があります。シーメンスのTessentソフトウェアは、設計フローの極めて早期段階でDFTロジックの大部分を解析および挿入することが可能です。さらに迅速な合成とATPG実行により特定した外れ値を示したブロックに適切な対策を講じることで、DFTに対する顧客のニーズに応えます。
業界をリードするTessentポートフォリオの設計編集機能を拡張したTessent RTL Proは、設計フローの早期にテストポイント、ラッパーセル、Xバウンディング・ロジックの解析と挿入を自動化するため、設計サイクルを短縮し、設計したデザインのテスタビリティを向上させます。競合ソリューションと異なり、Tessent RTL Proは、オリジナルのRTL設計の見た目やデザイン感を維持したまま、VerilogおよびSystemVerilogの複雑な構造に対応します。
大手半導体メーカーのルネサスエレクトロニクス株式会社（以下ルネサス）は、同社の「シフトレフト」戦略のさらなる加速に向けてTessent RTL Proを導入しました。
ルネサスの共通EDA技術開発統括部、デジタル設計技術部にてシニア・プリンシパル・エンジニアを務める齋藤達也氏は、「次世代車載半導体設計にTessent RTL Proを採用することで、クラス最高のカバレッジとパターン数を維持したまま、ルネサスのシフトレフト戦略をさらに推し進め、従来の設計フローにあったイタレーションを削減できるようになります。RTLのVersaPointテストポイントを含むすべてのTessent IPを包含した完全な設計ビューを、バックエンドや検証チームに提供できることは、当社の競争力にとって何より重要です」と、述べています。
市場をリードするシーメンスのTessentの各DFTツールと連携するTessent RTL Proは、RTLの複雑性とテストポイント挿入の可能性を解析し、RTL構造が効率的に編集可能かどうかを評価する業界初の機能を提供します。これは、デザイン全体にテストポイントを挿入する際に非常に重要な機能となります。この革新的な機能によりTessent RTL Proは、設計のターン・アラウンド・タイム（TAT）と顧客製品の市場投入までにかかる時間の短縮を支援します。
Tessent RTL Proの「シフトレフト」機能は、合成前に追加されたDFTロジックの面積とタイミングを最適化するサードパーティ・ツールの機能を強化し、ゲートレベルで必要となるのはスキャン挿入だけとなります。またデザイン挿入は、RTL出力とともにRTLの段階で行われるため、サードパーティの合成および検証ソフトウェアとシームレスに統合します。さらにTessent RTL Proは、「クローズド・フロー」のプロセスを要することなく、下流のあらゆる合成・検証フローで動作する設計ファイルを生成します。
シーメンスデジタルインダストリーズソフトウェアのTessent事業部においてバイス・プレジデント兼ジェネラル・マネージャーを務めるAnkur Guptaは、「Tessent RTL Proは、チップ設計者やDFTエンジニアの設計フローに役立つ業界最先端のソリューションを提供するというシーメンスの姿勢を継承しています。RTL段階でのラッパーセル、Xバウンディング・ロジック、VersaPointテストポイントの解析および挿入機能は、デザインのテスタビリティを大幅に強化し、顧客のシフトレフト戦略推進の一翼となります」と、述べています。
Tessent RTL ProおよびシーメンスEDAの包括的なIC設計ソリューション製品についての詳細は、www.siemens.com/tessentをご覧ください。
